

WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification 6: G11C 11/56, 17/10, H01L 27/102

(11) International Publication Number:

WO 99/14762

(43) International Publication Date:

25 March 1999 (25,03,99)

(21) International Application Number:

PCT/NO98/00263

A1

(22) International Filing Date:

28 August 1998 (28.08.98)

(30) Priority Data:

973993

1 September 1997 (01.09.97)

NO

(71) Applicant (for all designated States except US): OPTICOM ASA [NO/NO]; Brynsveien 3B, N-0667 Oslo (NO).

(72) Inventors; and

(75) Inventors/Applicants (for US only): GUDESEN, Hans, Gude [NO/NO]; Tyrihansveien 5, N-1639 Gamle Fredrikstad (NO). NORDAL, Per-Erik [NO/NO]; Båstadryggen 19, N-1370 Asker (NO), LEISTAD, Geirr, I. [NO/NO]; Jongsstubben 19, N-1300 Sandvika (NO).

(81) Designated States: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, HR, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW, ARIPO patent (GH, GM, KE, LS, MW, SD, SZ, UG, ZW), Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).

Published

With international search report.


Before the expiration of the time limit for amending the claims and to be republished in the event of the receipt of amendments.

In English translation (filed in Norwegian).

(54) Title: A READ-ONLY MEMORY AND READ-ONLY MEMORY DEVICE

(57) Abstract

A read-only memory made electrically addressable over a passive conductor matrix, wherein volume the between intersection of conductors (2; 4) in the matrix defines a memory cell (5). Data are stored as impedance values in the memory cells. memory cells (5) comprise either an isolating material (6) which provides high impedance or one or more inorganic or organic semiconductors (9), preferably with an anisotropic conducting property. The semiconductor material (9) forms a diode junction at the interface to a metallic conductor (2; 4) in the matrix. By suitable arrangement of respectively the isolating material (6) and semiconductor material (9) in the memory cells



these may be given a determined impedance value which may be read electrically and corresponds to logical values in a binary or multi-valued code. One or more read-only memories (ROM) may be provided on a semiconductor substrate (1) which also comprises driver and control circuits (13), to accomplish a read-only memory device. The device may be realized either planar or also volumetrically by stacking several read-only memories (ROM) in horizontal layers (15) and connecting them with the substrate (1) via addressing buses.

(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号 特表2001-516964 (P2001-516964A)

(43)公表日 平成13年10月2日(2001.10.2)

(51) Int.Cl. ⁷	識別記号	FΙ		テーマコード(参考)
H01L 27/10	4 3 1	H01L 27/10	431	5 B 0 0 3
G11C 16/04		G 1 1 C 17/00	305	5 F 0 8 3

審查請求	右	予備審査請求	右	(全 37 頁)
197 ELDE 21	. L.	J. MR.181.181.013.71	: H3	(T. 0) H./


	•		
(21)出願番号	特願2000-512213(P2000-512213)	(71)出願人	シン フイルム エレクトロニクス エイ
(86) (22)出願日	平成10年8月28日(1998.8.28)		エスエイ
(85)翻訳文提出日	平成12年3月1日(2000.3.1)		ノールウェー国、オスロ、パイカ、ピー.
(86)国際出願番号	PCT/NO98/00263		オー、ボックス 1872
(87)国際公開番号	WO99/14762	(72)発明者	グデセン、ハンス、グデ
(87)国際公開日	平成11年3月25日(1999.3.25)		ノルウェー国 ガムレ フレドリクスタ
(31)優先権主張番号	973993		ド、 ティリハンスペイエン 5
(32)優先日	平成9年9月1日(1997.9.1)	(72)発明者	ノルダル、ペル - エリク
(33)優先権主張国	ノールウェー(NO)		ノルウェー国 アスケル、バスタドリイッ
			ゲン 19
		(74)代理人	弁理士 浅村 皓 (外3名)
	,		

最終頁に続く

(54) 【発明の名称】 読出し専用メモリ及び読出し専用メモリ装置

(57)【要約】

読出し専用メモリが受動伝導体マトリックスに亙って電 気的にアドレス可能にされており、この場合マトリック ス中の二つの伝導体(2、4)の共通部分間の体積がメ モリセル (5) を定める。データーはメモリセルのイン ピーダンス値として記憶される。メモリセル(5)は、 大きなインピーダンスを与える絶縁材料(6)、又は一 つ以上の無機又は有機半導体(9)、好ましくは異方性 伝導性を有する半導体を有する。半導体材料 (9) は、 マトリックス中の金属伝導体(2、4)に対する界面の 所にダイオード接合を形成する。メモリセル中に絶縁材 科(6)及び半導体材料(9)を夫々適切に配置するこ とにより、それらに決定インピーダンス値を与えること ができ、その値は電気的に読出すことができ、2進又は 多値コードでの論理値に相当する。読出し専用メモリ装 置を完成するために、駆動及び制御回路(13)も有す る半導体基板(1)上に一つ以上の読出し専用メモリ (ROM) を与えることができる。その装置は、平面状 化、又は複数の水平層(15)として幾つかの読出し専 用メモリ (ROM) を重ね、それらをアドレス母線によ



【特許請求の範囲】

読出し専用メモリの製造過程の一部分を占める書込み操作で 【請求項1】 、メモリに永久的に書込み又は記憶されるデーターを定める決定されたプロトコ ルに従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられた複数の メモリセル(5)、及びアドレスするための電気伝導体(2、4)の受動マトリ ックスを有する電気的にアドレス可能な不揮発性読出し専用メモリで、前記受動 電気伝導体マトリックスが、それぞれ相互に離れて配置された平行な平面内にあ る第一及び第二の電極構造体を有し、各平面内に平行な電極(2、4)が存在し 、前記電極が実質的に直交x、yマトリックスを形成しており、前記第一電極構 · 造 体 の 電 極 が 、 マ ト リ ッ ク ス の 桁 、 即 ち x 電 極 を 構 成 し 、 第 二 電 極 構 造 体 の 電 極 (4)が、マトリックスの行、即ち、y電極を構成し、x電極 (2)とy電極 (4) との共通部分の間の体積の少なくとも一部分が読出し専用メモリのメモリセ ル (5) を定め、前記メモリセル (5) 中のx電極 (2) とy電極 (4) との相 互に重なった部分が、夫々メモリセル(5)の接触領域(11)を定め、選択さ れた電気伝導性電極材料及び電気絶縁材料(6)に関して整流性を有する少なく とも一つの半導体材料が前記電極構造体の間に与えられており、メモリセル中の 電極(2、4)と電気的に接触する半導体材料(9)が半導体材料と電極材料と の間の界面にダイオード接合を形成している不揮発性読出し専用メモリにおいて 、 前 記 読 出 し 専 用 メ モ リ 中 の メ モ リ セ ル (5) の 第 一 論 理 状 態 が メ モ リ セ ル 中 の 全接触領域(11)を覆う半導体材料(9)の活性部分によって形成され、前記 ダイオード接合が前記メモリセルの全接触領域を占め、前記読出し専用メモリ中 の選択されたメモリセル(5)の第二論理状態が、絶縁材料(6)によって覆わ れ た メ モ リ セ ル 中 の 少 な く と も 一 つ の 電 極 構 造 体 に よ っ て 形 成 さ れ 、 前 記 読 出 し 専用メモリ中のメモリセル(5)中の一つ又は幾つかの付加的論理状態が、接触 領域(11)の一部分だけを覆う半導体材料(9)の活性部分によって形成され ており、且つ(又は)ダイオード接合が接触領域(11)の一部分だけを占め、 メモリセルに記憶されたデーターが2進又は多値コードの論理状態により表され 、各場合の論理状態がメモリセル (5) のインピーダンス値によって与えられ、 前記インピーダンス値が次の因子;半導体材料のインピーダンス特性、絶縁材料

のインピーダンス特性、半導体材料の活性部分の広さ、ダイオード接合を形成する接触領域の部分の広さ、及びダイオード接合のインピーダンス特性;の一つにより実質的に与えられていることを特徴とする読出し専用メモリ。

【請求項2】 読出し専用メモリが、唯一つの付加的論理状態を持つ2進論理メモリを構成しており、論理0又は論理1を表す第一論理状態が、メモリセル(5)に形成されたダイオードの実効順方向バイアス抵抗により与えられ、ここで半導体材料(9)が×電極(2)とy電極(4)の両方に接触しており、それに対応して、論理1又は論理0を表す付加的論理状態が、メモリセル(5)に与えられた絶縁材料(6)の選択された抵抗値によって与えられ、ここで半導体材料(9)がせいぜい×電極(2)又はy電極(4)と接触している、請求項1に記載の読出し専用メモリ。

【請求項3】 メモリセル中の絶縁材料(6)が無限抵抗値を有する、請求項2に記載の読出し専用メモリ。

【請求項4】 読出し専用メモリが、二つ又は幾つかの更に別の論理状態を持つ多値論理メモリとして実現されており、第一論理状態が、メモリセル(5)に形成されたダイオードの実効順方向バイアス抵抗により与えられ、ここで半導体材料(9)がx及びy電極(2、4)の両方に接触しており、付加的論理状態が、メモリセル(5)に与えられた絶縁材料(6)に対し決定された抵抗値によって与えられ、ここで半導体材料(9)がせいぜいx電極(2)又はy電極(4)と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメモリセル(5)の実効順方向バイアス抵抗と無限との間に存在する、請求項1に記載の読出し専用メモリ。

【請求項 5 】 選択されたメモリセル (5) 中の絶縁材料 (6) が、メモリセル (5) 中の電極 (2、4) の少なくとも一方を全て又は部分的に覆う別々になった層状アイソレータパッチ (7) の形で電極構造体の間に与えられており、半導体材料の活性部分に依存して選択されたメモリセル及び (又は)後者の場合の接触領域のダイオード接合部分が多値コードの一つのレベルに相当する論理状態を得ている、請求項 1 に記載の読出し専用メモリ。

【請求項6】 アイソレータパッチ (7) が電極 (2、4) の一方だけを全

 $\overline{\mathcal{L}}$

て又は部分的に覆い、半導体材料(9)が、全体的層として電極構造体の間、及び更に選択されたメモリセル(5)中のアイソレータパッチ(7)の上に与えられている、請求項5に記載の読出し専用メモリ。

【請求項7】 アイソレータパッチ (7) が電極 (2、4) の両方を全て又は部分的に覆い、半導体材料 (9) が、電極構造体の間だけに、選択されたメモリセル (5) 中のアイソレータパッチ (7) に隣接して与えられており、半導体材料 (9) とアイソレータパッチ (7) とが共通の連続層として相互に同じ高さになっている、請求項5に記載の読出し専用メモリ。

【請求項8】 絶縁材料(6)が、選択されたメモリセル(5)の中の部分(8)を除き、電極構造体の少なくとも一方を覆う実質的に全体的な層の形で電極構造体間に与えられており、前記除かれた部分が、選択されたメモリセル(5)中の電極(2、4)を全て、又は部分的に露出し、半導体材料(9)の活性部分に依存する前記メモリセル及び(又は)後者の場合の接触領域(11)のダイオード接合部分が、多値コードの一つのレベルに相当する論理状態を得ている、請求項1に記載の読出し専用メモリ。

【請求項9】 絶縁層(6)が、電極構造体の一方だけを覆い、半導体材料(6)が、電極構造体の間及び絶縁層(6)の上に全体的層として与えられており、更に、絶縁層(6)が除かれた部分中の電極構造体と接触している、請求項8に記載の読出し専用メモリ。

【請求項10】 絶縁層(6)が両方の電極構造体を覆い、半導体材料(9、10)が、電極構造体の間にだけ、選択されたメモリセル(5)中の絶縁層(6)に隣接して与えられており、半導体材料(9、10)及び絶縁層(6)が、共通の連続層として相互に同じ高さになっている、請求項8に記載の読出し専用メモリ。

【請求項11】 半導体材料(9)が無定形珪素である、請求項1に記載の 読出し専用メモリ。

【請求項12】 半導体材料(9)が多結晶質珪素である、請求項1に記載の読出し専用メモリ。

【請求項13】 半導体材料 (9) が有機半導体である、請求項1に記載の

読出し専用メモリ。

【請求項14】 有機半導体(9)が共役重合体である、請求項13に記載の読出し専用メモリ。

【請求項15】 半導体材料(9)が異方性伝導体である、請求項1に記載の読出し専用メモリ。

【請求項16】 半導体材料(9)が一つより多い半導体からなる、請求項1に記載の読出し専用メモリ。

【請求項17】 半導体材料(9)が電気伝導性材料が添加されているか、 又はそれと一緒にされている、請求項1に記載の読出し専用メモリ。

【請求項18】 半導体材料(9)、絶縁材料(6)、及び電極構造体が薄膜として実現されている、請求項1に記載の読出し専用メモリ。

【請求項19】 読出し専用メモリ(ROM)が、半導体材料の基板(1)の上、又は半導体材料の基板(1、3)の間に与えられており、前記基板を経て駆動及びアドレスのための駆動及び制御回路(13)と接続されており、前記駆動及び制御回路(13)が、基板(1)又は基板(1、3)に集積されており、前記基板材料に適合する半導体技術により実現されている、請求項1~18のいずれか1項に記載の一つ以上の読出し専用メモリ(ROM)を具えた読出し専用メモリ。

【請求項20】 読出し専用メモリが水平層(15)として積層され、ボリューム型メモリ装置を与え、前記ボリューム型メモリ装置が、半導体材料の基板(1)上、又は半導体材料の基板(1、3)の間に与えられており、前記一つの基板又は複数の基板を経て駆動及びアドレスのための駆動及び制御回路(13)に接続されており、前記駆動及び制御回路(13)が、基板(1)又は基板(1、3)に集積されており、基板材料に適合する半導体技術により実現されている、請求項1~18のいずれか1項に記載の二つ以上の読出し専用メモリを具えた読出し専用メモリ。

【発明の詳細な説明】

[00001]

本発明は、読出し専用メモリの製造過程の一部分を占める書込み操作で、メモ リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに 従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられている複数の メ モ リ セ ル 、 及 び ア ド レ ス す る た め の 電 気 伝 導 体 の 受 動 マ ト リ ッ ク ス を 有 す る 電 気的にアドレス可能な不揮発性読出し専用メモリを具えた電気的にアドレス可能 な不揮発性読出し専用メモリにおいて、前記受動電気伝導体マトリックスが、相 互に離れて配置された平行な平面内にある第一及び第二の電極構造体を有し、各 平面内に平行な電極が存在し、前記電極が実質的に直交x、yマトリックスを形 成しており、前記第一電極構造体の電極が、マトリックスの桁、即ちx電極を構 成し、第二電極構造体の電極が、マトリックスの行、即ち、y電極を構成し、x 電 極 と y 電 極 と の 共 通 部 分 の 間 の 体 積 の 少 な く と も 一 部 分 が 読 出 し 専 用 メ モ リ の メモリセルを定め、メモリセル中のx電極とy電極の相互に重なった部分が、夫 .々 メ モ リ セ ル の 接 触 領 域 を 定 め 、 前 記 電 極 構 造 体 の 間 に 、 選 択 さ れ た 電 気 伝 導 性 電極材料及び電気絶縁性材料に関し、整流性を有する少なくとも一つの半導体材 料 が 与 え ら れ て お り 、 前 記 メ モ リ セ ル 中 の 電 極 と 電 気 接 触 し た 半 導 体 材 料 が 、 半 導体 材料 と 電 極 材 料 と の 間 の 界 面 に ダ イ オ ー ド 接 合 を 形 成 し て い る 、 読 出 し 専 用 メモリに関する。

[0002]

本発明は、本発明による一つ以上の読出し専用メモリを具えた読出し専用メモリ装置、及び本発明による二つ以上の読出し専用メモリを具えた読出し専用メモリ装置にも関する。

[0003]

平面上のデーター記憶位置又はビット点のマトリックスアドレスは、極めて多数のアドレス可能なメモリ位置を、穏当な数の電気アドレスラインで達成する簡単で有効な方法である。 x 方向と y 方向の両方に夫々 n 本の線を有する四角な x 、 y マトリックスでは、メモリ位置の数は n² になる。現在この基本的原理は、どの形態の場合でも、固体半導体メモリ機構の多数の異なった態様で実施されて

いる。それらでは、メモリ位置は、マトリックスとメモリ素子、典型的には電荷蓄積素子中の共通部分を経て外へ通ずる簡単な電気回路を有する。そのような機構は技術的及び商業的に非常に成功を収めている場合でも、それらは多くの欠点を有し、特に各メモリ位置は複雑な構造を有し、それがコストの増大及びデーター記憶密度の減少をもたらしている。大きな分類として所謂揮発性メモリ機構の中に入るものでは、回路は一定して電流供給を持続しなければならず、記憶された情報を維持するためには、電力の消費及び加熱を伴う。一方、不揮発性機構はこの問題を起こさないが、減少したアクセス及びスイッチング時間の外、電力消費の増大及び高度の複雑性を代償として払っている。

[00004]

従来技術では、受動マトリックスで電気的アドレスをする半導体系読出し専用メモリの多くの例を与えている。例えば、米国特許第4、099,260号明細書〔ラインズ(Lynes)その他〕には、大規模集積装置として製造された半導体系読出し専用メモリ(ROM)が記載されており、この場合一つの伝導型の自己絶縁性ビットライン表面領域が半導体基板に、直接反対の伝導型のバルク領域内に形成されている。パルク領域として同じ伝導型のチャンネルストップ領域が、ビットライン領域の間の間隔内に形成されている。ピットライン領域に対し直角に上に横たわる金属ワードラインが、絶縁層によりそれらとは別に形成されている。メモリセルは単一ショットキーダイオードからなる。この種のダイオードは、ピットラインの僅かにドープした部分とワードラインを接触させるために、製造中に絶縁層に開口が形成されるか否かに従い、ワードラインとピットラインとの各共通部分に形成されているか、又はそこには形成されない。この種のROMは、小さな領域、高速、低電力消費、及び低コストを有すると述べられている。

[0005]

更に、米国特許第4,000,713号明細書〔ボーゲ(Bauge)及びモリエール (Mollier)〕により、チップ上にマトリックスの形に集積されたショットキーダイオード及びトランジスタのような半導体素子を有する装置が知られている。マトリックスは、希望の機能を与えるように注文設計することができる。例えば、それは、プログラム可能な論理アレー(PLA)のAND又はORマトリック

スとして、又は記憶密度及び電力消費に関して一層よい性質を有すると言われている読出し専用メモリとして用いることができる。幾らか異なった設計の平行金属電極を有する第一電極構造体が、例えば、p型の半導体基板上に与えられている。半導体基板上には酸化物層が形成されており、その酸化物層に開口が形成されて金属線によるアノード接点及びカソード接点を与えるようにしてあり、それら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下には二つのn'領域が配置されている。これらの領域はその下のコレクタ層まで伸びており、ショットキーダイオードが形成されるようになっている。第一金属レベル、即ち、電極レベルの上には絶縁層が与えられており、この上に第二電極レベルがあり、それは例えば直交第二電極構造体を構成する。絶縁層を通る開口は、マトリックス中の別の素子中に含まれる一群のそのような接点としてカソード接点との接触を確実に与える。

[0006]

最後に、米国特許第5,272,370号明細書〔フレンチ(French)〕から、ガラス又は他の基板上に薄膜積層体として形成された開放及び閉鎖メモリセルのマトリックスに基づいた薄膜ROM装置が知られている。各閉鎖メモリセルは薄膜ダイオードからなり、それは、例えば、水素化無定形珪素の半導体膜の積層体で、別々の膜が異なった伝導型を有する積層体を用いることにより、異なった伝導特性を持つダイオードとして得ることができる。それにより、ROMマトリックス中の情報容量は増大する。その場合、ダイオード構造体と共に形成された各メモリ素子は、或る製造プロトコルに従い異なった論理レベルを持つように設定することができる。メモリ素子がダイオード構造体をもたない場合、又は半導体が、電極接点が形成されていないような絶縁層により覆われている場合、メモリ素子は、決定された第一論理レベル、例えば、論理0を形成するように用いることができる。

$[0\ 0\ 0\ 7\]$

上述の従来法の装置は全て閉鎖電極接点中にダイオード接合を与えることにより、それ自体既知のやり方で受動マトリックスでの電気的アドレスを実現しているが、それらは一つには異なった型の半導体を用いているため、比較的大きな複

雑性を有する。しかし、最後に言及した刊行物(米国特許第 5 , 2 7 2 , 3 7 0 号)に記載されているような R O M 装置では、マトリックスに二つより多い論理値を記憶させることは可能であるかもしれないが、これは異なったダイオード型、従って、ダイオード接合を有するビット点に異なったドープをした半導体の幾つかの層を使用することを前提としている。

[0008]

従って、本発明の目的は、第一に、受動マトリックスで読出し専用メモリの別々のメモリセルに電気的アドレスすることを可能にし、半導体及び薄膜技術で適用されているようなそれ自体既知の技術及び方法を用いて、読出し専用メモリを簡単に安く実現しながら、メモリセルに記憶されたデーターを維持するために再書き込みを必要としない読出し専用メモリ、即ちROMを与えることである。

[0009]

特に、本発明の目的は、有機材料、例えば、重合体材料で、伝導体、絶縁体及び半導体材料の両方で用いることができる薄膜技術で実現され、一層融通性のある技術的解決法を与え、特に結晶質無機半導体を用いた場合よりも遥かに少ないコストを与えると考えられるものを使用することに基づく不揮発性読出し専用メモリを与えることにある。

[0010]

更に、予め定められたメモリセル又はメモリ位置の多値コード化を可能にする 読出し専用メモリを与えることも一つの目的である。

$[0\ 0\ 1\ 1\]$

最後に、本発明の目的は、ボリューム型(volumetric)読出し専用メモリ装置を 実現するのに用いることができる読出し専用メモリを与えることである。

$[0\ 0\ 1\ 2\]$

これら及び他の目的及び利点は、読出し専用メモリ中のメモリセルの第一論理 状態が、メモリセル中の全接触領域を覆う半導体材料の活性部分により形成され、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ中の選択 されたメモリセルの第二論理状態が絶縁材料により覆われたメモリセル中の少な くとも一つの電極構造体により形成され、読出し専用メモリ中のメモリセルの一 つ又は幾つかの付加的論理状態が接触領域の一部分だけを覆う半導体材料の活性部分により形成され、且つ(又は)ダイオード接合が、メモリに記憶されるデーターが2進コード又は多値コードの論理状態により表すことができるように接触領域の一部分だけを占め、各場合の論理状態がメモリセルのインピーダンス値により与えられ、前記インピーダンス値が実質的に次の因子:半導体材料のインピーダンス特性、絶縁材料のインピーダンス特性、半導体材料の活性部分の広がり、ダイオード接合を形成する接触領域の部分の広がり、及びダイオード接合のインピーダンス特性;の一つにより与えられることを特徴とする読出し専用メモリにより達成される。

[0013]

本発明による第一読出し専用メモリ装置は、半導体材料の基板上、又は半導体材料の基板の間に与えられ、それら基板を経て駆動及びアドレスのための駆動及び制御回路と接続されており、前記駆動及び制御回路が基板(単数又は複数)に集積されており、基板材料に適合する半導体技術で実現されていることを特徴とし、本発明による第二読出し専用メモリ装置は、読出し専用メモリが水平層として積層され、ボリューム型メモリ装置を与え、半導体材料の基板又は半導体材料の基板の間にボリューム型メモリ装置が与えられ、前記基板(単数又は複数)を経て、駆動及びアドレスのための駆動及び制御回路と接続されており、前記駆動及び制御回路が前記基板(単数又は複数)に集積されており、基板材料に適合する半導体技術で実現されていることを特徴とする。

[0014]

本発明による読出し専用メモリが、唯一つの付加的論理状態を持つ2進論理メモリを構成している場合、論理0又は論理1を表す第一論理状態が、メモリセルに形成されたダイオードの実効順方向バイアス抵抗により与えられ、半導体材料が、電極とy電極の両方に接触しており、それに対応して、論理1又は論理0を表す付加的論理状態が、メモリセルに与えられた絶縁材料の選択された抵抗値によって与えられ、半導体材料がせいぜいx電極又はy電極と接触し、メモリセルの前記絶縁材料が、好ましくは無限の抵抗値を有することが有利である。

[0015]

本発明による読出し専用メモリが、二つ以上の更に別の論理状態を持つ多値論理メモリとして実現されている場合、第一論理状態が、メモリセルに形成されたダイオードの実効順方向バイアス抵抗により与えられ、半導体材料がx電極とy電極の両方に接触しており、付加的論理状態が、メモリセルに与えられた絶縁材料に対し決定された抵抗値によって与えられ、半導体材料がせいぜいx電極又はy電極と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメモリセルの実効順方向バイアス抵抗と無限との間に存在するのが有利である。

$[0\ 0\ 1\ 6\]$

本発明による読出し専用メモリの第一の態様として、選択されたメモリセルの 絶縁材料は、メモリセル中の電極の少なくとも一つを完全に又は部分的に覆う別 々になった層状アイソレータパッチの形で電極構造体の間に与えられており、半 導体材料の活性部分に依存して選択されたメモリセル及び(又は)後者の場合の 接触領域のダイオード接合部分が多値コードの一つのレベルに相当する論理状態 を得ている。

$[0 \ 0 \ 1 \ 7]$

もし前記第一態様のアイソレータパッチが電極の一方だけを全て又は部分的に 覆うならば、半導体材料は電極構造体の間に全体的層として与えられ、更に選択 されたメモリセル中のアイソレータパッチの上に与えられている。もしアイソレ ータパッチが完全に又は部分的に両方の電極を覆うならば、半導体材料は電極構 造体の間に、選択されたメモリセル中のアイソレータパッチに隣接して与えられ 、半導体材料とアイソレータパッチとが共通の連続層中で相互に同じ高さになっ ているように与えられているのが好ましい。

[0018]

本発明による読出し専用メモリの第二の態様として、絶縁層が、選択されたメモリセルの中の部分を除いて、電極構造体の少なくとも一方を覆う実質的に全体的な層の形で電極構造体の間に与えられており、前記除かれた部分が、選択されたメモリセルの電極を全て又は部分的に露出し、半導体材料の活性部分に依存した前記メモリセル及び(又は)後者の場合の接触領域のダイオード接合部分が多値コードの一つのレベルに相当する論理状態を得ているようにする。

[0019]

前記第二の態様で絶縁層が電極構造体の一方だけを覆うならば、半導体材料は電極構造体の間及び絶縁層の上に全体的層として与えられており、更に前記絶縁層の除かれた部分中の電極構造体に接触しているのが好ましい。もし絶縁層が両方の電極構造体を覆うならば、半導体材料は、電極構造体の間にだけ、選択されたメモリセルの絶縁層に隣接して与えられており、半導体材料及び絶縁層が共通の連続層の中で相互に同じ高さになっているのが好ましい。最後に、本発明により、半導体材料が無定形珪素、多結晶質珪素、又は有機半導体であるのが有利であり、好ましくは前記有機半導体は共役重合体である。

[0020]

本発明により、半導体材料は異方性伝導体にしてもよい。半導体材料は、一種 類以上の半導体からなるのが好ましく、出来れば電気伝導性材料が添加されてい るか、又はそれと一緒にする。

[0021]

半導体材料、絶縁材料、及び電極構造体は、薄膜として実現されているのが好ましい。

[0022]

本発明の背景及びその態様の種々の例を、次に図面を参照して詳細に述べる。

[0023]

本発明の一般的背景を次に詳細に論ずる。一般的マトリックスアドレスシステムを第1図に示す。図中、m本の電気伝導線2が相互に間隔を開けて配置され、x方向に伸びており、その上に、例えばn本の電気伝導線4がy方向に伸びて横たわっており、直角x、y電極マトリックスとして夫々第一及び第二電極構造体を形成している。x電極2とy電極4は、幾何学的に明確に定められた重なった領域、即ち、それら電極間の共通部分が与えられるように、互いに充分近接して配置されている。これらの共通部分の交差するx電極とy電極の幅によって与えられる重複領域によって大略規定される各共通部分に近く、それらの間の体積部分は、次の記載でメモリセル5として示すものを構成する。図2参照。メモリセル5中のx及びy電極2、4の夫々相互に重なった領域は、メモリセルの接触領

域として示す。本発明により、データーは各メモリセルにインピーダンス値として記憶され、例えば、各共通部分のx及びy電極間の抵抗値として記憶される。 各共通部分又はメモリの位置の論理状態は、メモリセル中で互いに交差している x電極とy電極との間の電気インピーダンスを測定することにより見出される。

[0024]

一般に知られている電流アドレス及びマトリックスに基づくメモリシステムと は異なって、本発明は、純粋に受動電気アドレスを使用することができるように している。なぜなら、メモリセル中に別々の活性回路素子は存在しないからであ る。受動マトリックス中にメモリセルを有する電子メモリを使用することは、電 極 マ ト リ ッ ク ス 中 の 別 の 電 流 路 又 は 漏 洩 電 流 路 で 妨 害 さ れ る こ と は よ く 知 ら れ て いる。この問題は図2に示してあり、この場合、電極mk、nlの間の共通部分 により与えられるメモリセル 5 klをアドレスすることにより発生する別の電流路 が、隣のメモリセルへの細い破線によって示されている。マトリックスの大きさ 、即ち、積ェ・yが増大すると、漏洩電流問題も増大する。もし各共通部分中の メモリ素子が純粋に抵抗性インピーダンスを有するならば、このことは書き込み 操作で抵抗差が、図2に示すような別の電流路を通って漏洩する電流によって隠 されることを意味する。もし各共通部分中の電気的接続に高度に非線形電流・電 圧 特 性 が 与 え ら れ る な ら ば 、 漏 洩 電 流 問 題 は 小 さ く な る か 、 又 は 完 全 に 除 か れ る 。これは全く簡単に、当分野で示唆され、既によく知られているやり方で、即ち 、各共通部分のインピーダンス又は抵抗と直列に整流ダイオードを与えることに より達成される。

[0025]

本発明の本質的目的は、簡単で安く、信頼性があり、同時に制御可能なインピーダンスの形で適当なメモリ構造体を使用することを可能にするやり方でこの種のダイオードのネットワークを形成することである。本発明によれば、 x 及び y 電極は半導体材料の層を取り巻き、例えば、薄膜状に取り巻いているのが好ましい。特にこの半導体材料は、チオフェン又は P P V 型の共役重合体であるのが有利である。半導体材料に関して適切な電極材料を選択することにより、電極・半導体界面にダイオード接合が得られ、そのダイオードには非常に良好な整流特性

が与えられる。簡単な線形化した分析により、電極共通部分の数、即ち、漏洩電流による歪み又はノイズを起こすことなくアドレスできるメモリセルの数は、各 共通部分内のダイオード整流比、即ち、与えられたバイアス電圧で順方向に流れ る電流と逆方向に流れる電流との関係にほぼ等しいことが示されている。

[0026]

図1に例示したように、有限の抵抗を持つ連続的材料層が電極マトリックスの共通部分の間の間隔内に伸びている場合の受動マトリックスメモリについての別の基本的問題は、各共通部分で完全な整流が行われていてさえも、これらの間隔内の電極線2、4の間に電流が流れることである。これら間隔内の電流路の長さが、共通部分、即ちメモリセル内の場合よりも遥かに長くても、また電極構造体間の層が極めて薄く、大きな表面抵抗を持つ場合でも、多くのそのような電流路の相互効果は測定インピーダンスに有害であり、従って最終的に、受動マトリックスで実現される共通部分の数、従って、メモリセルの数に上限が設定されることになる。

[0027]

最後の種類の漏話は、フイルムコンダクタンスを極めて異方性にする、即ち、希望の電流方向では大きなコンダクタンスにし、その他は低いコンダクタンスにすることにより防止することができる。図1の場合、これは、マトリックスの面に垂直方向には大きなコンダクタンスにし、マトリックス平面内では低いコンダクタンスにすることに相当する。この種の性質を有する重合体組成物が文献、例えば、M. グランストレーム(Granstroem)及び〇. インガネス(Inganaes)による論文「重合体混合発光ダイオードからの白色光の発光」(White light emission from a polymer blend light emitting diode)、Applied Physics Letters 68,2:147-149 (1996)に記載されており、電極手段及びそれに基づく装置は、本出願人に譲渡されているNO特許出願No. 973390に記載されている。

[0028]

電極の共通部分に大きな整流比を有する異方性薄膜の一方の側に x 及び y 電極 2、4が与えられている、図1に示したようなそれ自体既知の基本的構造から出発して、選択された共通部分のダイオード間に電気絶縁性材料の制御された堆積

を行うことにより、データーをコード化することができ、そのようなものを、図3 aに関連して一層詳細に論ずる。もしそのような選択された共通部分に無限抵抗が与えられるならば、各共通部分又は各メモリセルは、例えば、順方向バイアス電圧がR=RF(ここでRFはこの共通部分中の実効順方向バイアス抵抗である)の時、論理1を与え、R=∞の時、論理0を与えるようにすることにより2進コード化することができる。この場合、意図的に無限抵抗を共通部分内に挿入しておく。一層大きなデーター記憶容量が一層大きな範囲の抵抗値を用いることにより得られ、その範囲は、例えば抵抗値を、RI、R2、R3、…、RF <R1 <R2 <R3 <※として、各メモリセル中に記憶される数ピットに相当する。

[002.9]

本発明による読出し専用メモリの第一の態様を、次に図3 a ~ 3 c を参照して 記述する。この場合、図に示したようなそれ自体既知の一般的構造は、半導体2 材料から作られ、ここでは電極マトリックス中の第一電極構造体を形成するx電 極2と集積させた信号処理、経路指定、及び論理操作のための活性回路を有する 底の基板1、即ち、支持板に×電極を堆積することにより形成する。それに対応 して、頂部基板3は同じやり方で対応する目的のために回路とり電極4とを集積 する。 x 電極 2 と y 電極 4 は、例えば、本発明による読出し専用メモリのビット ライ ン及 びワードラインを 形 成 するため に用いることができることは分かるであ ろ う 。 回 路 及 び 電 極 2 、 4 を 有 す る 基 板 1 、 3 は 、 両 方 共 標 準 的 半 導 体 技 術 に よ って処理され、例えば、基板として結晶質半導体ウエーハ、例えば珪素ウエーハ を用いることができる。別法として、珪素は無定形珪素、或は固い又は可撓性の 支持体(支持板)の上の半導体有機材料からなっていてもよい。次の工程で、基 板 2 、 4 の 一 方 又 は 2 、 4 の 両 方 を コ ー ド 化 し 、 得 ら れ る 読 出 し 専 用 メ モ リ が 希 望の情報内容を受けとることができるようにする。これは、基板1、3の一方の 上の電板2、4の上にパッチ7の形に局部的アイソレータ又はレジスタフイルム 6 を与えることにより行われるのが有利であり、それらが x 電極と y 電極との間 の共通部分に位置するようにする。固体技術で一般的な材料を用いることができ 、堆積及び調節のために同様によく知られた技術を用いることができる。レジス タパッチ7の上のアイソレータパッチ上に、今度は例えば、図3bに示したよう

に全体的半導体層 9 が堆積されており(半導体層 9 は簡明にするため図 3 a からは削除されている)、それは同時に電極構造体の一方、例えば、y電極 2 の電極材料とダイオード接合を形成する。選択された半導体材料及び電極構造体に選択された材料は、電極構造体の露出された部分が物理的に半導体材料と接触している場合、整流接合又はダイオード接合が自然に形成されるようなものにする。

[0030]

用いられる半導体材料は、大量コストが低く、処理が簡単で寿命が長い等の望ましい性質を持つと共に、適当な整流及び伝導性を持たなければならず、電極構造体の材料に対する最適接触が得られるようなものでなければならない。半導体材料として、例えば、PPV又はチオフェン系の共役重合体が適切である。別法として、無定形珪素又は多結晶質珪素を、プラスチック材料の異方性伝導性薄膜と一緒に用いることもできる。

[0031]

アイソレータパッチ7を電極2、4上に堆積した場合、基本的製造工程は正確 な調節を必要とする。しかし、この工程は電極マトリックスを有する活性回路の 製 造 方 法 の 直 接 的 拡 張 に よ り 容 易 に 実 施 す る こ と が で き る 。 図 3 b に 示 し て あ る ように、半導体フイルム9の全体的堆積は、どのような種類の正確な調節でも、 それを行うことなく実施することができる。しかし、y電極4は、アイソレータ パッチ 7 が 電 極 構 造 体 間 の 共 通 部 分 に 位 置 す る よ う な や り 方 で 与 え ら れ な け れ ば ならない。このことは、与えられる共通部分が接近する程、その配置に一層大き な 精 度 を 必 要 と す る 。 そ れ に 関 連 し て 、 半 導 体 重 合 体 の 薄 膜 と 組 合 せ た 有 機 半 導 体又は無定形珪素に基づく半導体回路を有する一番上の透明基板3を使用するこ とにより、非透明の結晶性珪素基板を用いては達成することのできない調節を可 能にすることができる。図3aの態様では、アイソレータパッチ7の抵抗値は、 異 なっ た 絶 縁 材 料 を 用 い て 、 時 に は ア イ ソ レ ー タ パ ッ チ の 厚 さ 又 は 形 を 変 え る こ とにより変化させることができる。従って、例えばアイソレータパッチ7が与え られ て い な い 共 通 部 分 の メ モ リ セ ル 5 が 、 論 理 0 を 表 し 、 一 方 異 な っ た 幾 何 学 性 を持つか、又は異なった抵抗値を有する材料から作られたアイソレータパッチが 用いられている場合のメモリセルに更に別の論理値が記憶されるような多値コー

ド化を行うことが充分可能である。純粋2進法のコード化では、全てのアイソレ ータパッチのインピーダンス値は勿論同じである。従って、それらは全て無限抵 抗を持つように製造することができる。図3a~3cに示した態様で2進コード 化を得る特に好ましい方法も、図5a及び5bに関連して下に論述する。もしア イソレータパッチ7が同じ厚さを持つならば、図3cに示すように、半導体層9 を電極2、4の間に与え、それらがアイソレータパッチ7の表面と同じ高さで平 らになっているようにする。これにより、漂遊電流及び漂遊キャパシタンスを除 去及び減少することに関して更に利点を得ることができる。図3bの別の態様と して、 半 導 体 バ ル ク 材 料 9 に 、 漂 遊 キャ パ シ タ ン ス が 生 ず る か 、 漂 遊 電 流 が 流 れ ることがある。しかし、これは伝導方向が電極構造体の間に伸びている異方性半 導体を半導体材料として用いることにより除去することができる。しかし、図3 c に示すように、半導体層 9 がアイソレータパッチ 7 の表面と同じ高さになって いるならば、それはアイソレータパッチが同じ厚さを有する場合に都合のよいも のであるが、電極構造体間の距離を減少し、半導体層を一般に遥かに薄くするこ とができ、その結果半導体材料は異方的伝導性である必要はなくなり、然も、起 こり得るバルク電流は同時に大きく減少する。勿論、半導体材料と電極構造体の 一方との間のダイオード接合は、同時に維持され、電極構造体を通る漏洩電流の 危険を減少するか又は除去する。

[0032]

図4a及び4bは、本発明による読出し専用メモリの別の態様を平面図及び図4aの線A-Aに沿ってとった断面で夫々示している(ここでも半導体層9は図4aから削除されている)。前と同じように、電極構造体を、夫々下及び上の基板1、3の上に堆積するが、今度は絶縁層6を電極2、4の上、電極構造体の間、及びそれらの一方の上に実質的に全体的な層として堆積する。しかし、他の論理値を記憶するメモリセル5を中に形成する目的で予め定められた共通部分の中の部分8は除いて堆積する。今度は絶縁層6の表面上に堆積させた半導体材料9は(図4b参照)、勿論除去された部分8、即ち絶縁層6中の「窓」の中では、両方の電極構造体だけに接触しており、これらの除去された部分にあるメモリセル5は、例えば、2進論理値0を記憶し、一方電極構造体の一方が絶縁層6で覆

われているメモリセル 5 が 2 進論 理値 1 を記憶するようにする。 図 3 aに 示した 態様と同様に、ここでも半導体材料9は、それが絶縁層6と同じ高さで平らにな るように与えられており、即ち、それは除かれた部分8、即ち窓の中に位置する だけであり、それにより上述の利点が得られ、これは図4cに示されている。こ の場合、半導体材料は電極2の上の「パッチ」10として示されている。図4a ~ c の態様についての製造工程は、簡単に要約すると、基板 1 の上に x 電極を堆 積 し 、 実 質 的 に 全 体 的 な 絶 縁 層 6 を 適 用 し 、 除 か れ た 部 分 8 即 ち 窓 を コ ー ド 化 し 、その上に全体的半導体層9を適用し、一方y電極4を一番上の基板3の上に堆 積し、然る後、堆積電極2、4、絶縁層6及び半導体層9を有する上の基板1と 3を、サンドイッチ構造になるように接合することからなる。図4a~4bに示 した態様の利点は、半導体が異方性半導体である必要はなく、同時に電極間の共 通部分外の漂遊電流及び漏洩電流が実質的に完全に除去されることである。更に ダイオード接合を通る漏洩電流が減少する。なぜなら、絶縁層中に窓が存在する 所だけ電流が流れるからである。2進コード化だけを使用すると言う限定は、各 電極構造体中の電極間の水平距離を減少し、メモリセルの面積密度が増大するこ とによりデーター記憶密度を増大することができる。典型的には、漏洩電流バッ クグラウンドは2進コード化方式では半分になり、0で1/2、1で1/2になり、 これにより電極マトリックス中のメモリセル、即ち共通部分の数は、アドレス(読出し)で同じ基本的信号対ノイズ比を維持しながら、2倍にすることができる 。図4a~cの態様でも、多値コードに基づく論理値を記憶することができ、そ . れ は 、 図 6 a 及 び 6 b を 参 照 し た 次 の 記 載 で 一 層 詳 細 に 説 明 す る 。

[0033]

図5 a 及び5 b は、図3 a 及び3 c に示されているような読出し専用メモリの態様のメモリセルを平面図及び断面図で示している。メモリセル5をコード付けするアイソレータパッチ7 は、ここでは、例えばアイソレータパッチ7 が全接触領域11を隔離している図3 a に示した態様とは対照的に、各メモリセル中の接触領域の一部分だけを絶縁するように実現されている。前と同様に、半導体材料9 はアイソレータパッチ7 の上の電極2、4 の間に与えられており、前と同様にメモリセル5 の電極2、4 の一方と、半導体材料9 との間にダイオード接合が形

成されている。ダイオード接合は、例えば図3bの態様では、接触領域11と同様でもよいが、図3cに示したように、もしアイソレータパッチ7と同じ高さに平坦になっている半導体層9を用いるならば、勿論ダイオード接合の領域は、アイソレータパッチ7によって覆われていない部分まで減少する。有効伝導体断面積及び半導体材料のバルクインピーダンスは、薄い半導体層又は異方性半導体層では、有効接触領域に依存し、その領域は図5a、5bでは、アイソレータパッチ7によって覆われていない電極2、4の部分に限定されている。ダイオード接合の領域とは異なっていることがあるこの有効接触領域は、電極2、4の間の半導体中の活性部分を定める。メモリセルをコード化するために異なった大きさのアイソレータパッチを用いることにより、それは、このようにして多値コードでデーターを適切に記憶することができる。

[0034]

図4 a ~ 4 c の態様でメモリセル 5 のコード化は、図 5 a 及び 5 b に示された 方法との逆アナロジーで行われ、今度の場合、図 5 a に示したように、それは絶縁層 6 中の除去された部分 7、即ち窓の広さであり、それがメモリセル 5 中の有効接触領域を定め、もし図 4 c の態様を用いるならば、接触領域のダイオード接合部分も決定する。従って、例えばメモリセル 5 中の x 電極 2 の上に与えられた 半導体材料 1 0 は、有効接触領域の減少に相当して実質的に減少したバルクインピーダンスを有し、このようにして絶縁層 6 中の窓 8 の大きさを変え、それによって有効接触領域を変えることにより、多値コードを使用してデーターをメモリセルに記憶させることができる。

[0035]

多値コードを使用したデーターのコード化は、メモリセル中のインピーダンス値を読取る時に一層大きな識別力を必要とし、もしバルク及び漏洩電流がインピーダンス値信号を隠す危険が存在するならば、各電極構造体、従って、メモリセル 5 中の電極 2 、 4 間の相互距離を増大するか、又はさもなければ多値コードを、図3 c 及び図 4 c に夫々示した別の態様で用い、それによりメモリセルが大きな面積密度を有し、例えば2 ピットコードで記憶されるデーターの読出しを行うのに必要な識別力を維持し、即ち、夫々メモリセル中の接触領域の完全な遮蔽及

びメモリセル中の接触領域の完全な露出により与えられるコードレベルの間の二つのレベルを持って配置させることが容易にできる。しかし、例えば、3-又は4-ビットコード化を用いて、コードのレベル数を増大することは可能であることが考えられる。後者は、16レベルにより表されており、従って、もしメモリセルの製造が慣用的マイクロホトリトグラフ法により行われるならば、その実現は大きさ及び達成されるピッチの問題になるであろう。

[0036]

当分野で知られているように、特別な型のダイオードを得るために、或は同じく当分野で知られているように、インピーダンス特性を変えるために、幾つかの半導体、例えば複数の層として与えた半導体材料を形成することは都合がよいであろう。同じ目的のために、半導体材料は、電気伝導性材料と一緒にするか又はそれを添加してもよい。

[0037]

本発明による一つ以上の読出し専用メモリROMは、例えば、珪素の半導体基板1の上に与えるのが有利である。適合する半導体技術によりこの基板に、又はそれと集積させて、読出し専用メモリのための駆動及び制御回路を与えることができる。例えば、珪素基板1の上に、集積駆動及び制御回路13を与えた四つの読出し専用メモリROMを有する態様が図7に示されている。平面状の読出し専用メモリを与える代わりに、それらは図8に示すように、複数の層として垂直に重ねてもよい。この場合も、例えば珪素の半導体基板1に駆動及び制御回路13を積層したものを用いる。この種の積層メモリー装置の側縁に沿って、アドレス及び駆動母線14を与え、夫々の電極構造体、即ち電極マトリックス中の電極を珪素基板の駆動及び制御回路に接続してもよく、これは図7に示されており、例えば、セラミックである絶縁層161、…16nにより相互に隔離されている積層読出し専用メモリROM 151、…15nを有する態様を示している。

[0038]

本発明による読出し専用メモリ及び読出し専用メモリ装置は、パーソナル・コンピューターで一般に用いられているような標準インターフェースと適合するカードフォーマットで実現できるのが有利である。実際、読出し専用メモリ装置と

して実現される読出し専用メモリは、既知の薄膜技術で実施することができ、読出し専用メモリ装置は、珪素基板と積層してハイブリッド装置として出品されるであろう。実際、本発明による読出し専用メモリは、現在の技術を用いて、電極構造体及びメモリセルの厚さがせいぜい数μmで、現実的に少なくとも2メモリセル/μm²であるものが製造できることが判明している。従って、一つの記憶層で1 c m²の面積を持つ読出し専用メモリは、2 進コードで25 メガビットを記憶する。現実的であると思われる、2 - 又は4 - ビットコード化を用いることにより、データー記憶密度は、勿論それに応じて増大する。メモリセルの大きさを更に減少し、このようにして記憶密度を4倍にすることができることも実現可能であると思われる。従って、各読出し専用メモリで数百メガビットを記憶することが可能になり、勿論データー記憶密度は、ボリューム式に構成した読出し専用メモリ装置の積層した層の数と比例して増大する。

[0039]

パーソナル・コンピューター又は音声及び画面再生のためのプレイバック装置のためのデコーダ装置で用いるための標準カードインターフェースを用いて実施することにより、本発明による読出し専用メモリを、さもなければ通常CD-ROMのような媒体に記憶される情報源のためのデーターキャリヤーとして用いることができる。

[0040]

本発明による読出し専用メモリへの書込み、即ち入力及びデーターのコード化は、製造工程中及びそれと連続して行うことができる。 読出し専用メモリは、よく知られた薄膜技術及びホトリトグラフ法を用いて製造されるのが好ましい。 基本的に全ての材料は、全体的層、電極構造体、パッチ、ホトマスク及びエッチングを用いて形成した除去部分(窓)として与えられる。従って、データーの「書込み」は、メモリセルを正しくコード化するように、決定プロトコルに従って、マスクのパッチ又は窓の配置及び形状を決定しながら、パッチ又は窓のためのホトマスクを「コード化」することにより行われる。この種の工程は、同じ情報源、例えば、音楽又は映画のためのプログラム情報を持つ読出し専用メモリの大きな系列を製造するために容易に実施することができる。

【図面の簡単な説明】

支持板又は基板の間に与えられた受動電極マトリックスを有するメモリ装置の 一般的態様を模式的に示す図である。

【図2】

この種のマトリックスに生ずることがある漏洩電流ループの例の概略図である

【図3a】

図3aは、本発明による読出し専用メモリの第一の態様の平面図である。

【図3b】

図3bは、図3aの読出し専用メモリの、線A-Aに沿って取った、この態様の第一の変更を示す断面図である。

【図3c】

図3 c は、図3 a の読出し専用メモリの、線 A - A に沿って取った、この態様 の第二の変更を示す断面図である。

【図 4 a】

図4aは、本発明による読出し専用メモリの第二の態様の平面図である。

【図4b】

図4bは、図4aの読出し専用メモリの、線A-Aに沿って取った、この態様の第一の変更を示す断面図である。

【図4c】:

図4cは、図4aの読出し専用メモリの、線A-Aに沿って取った、この態様の第二の変更を示す断面図である。

【図 5 a】

図5aは、図3aの態様のメモリセルの多値コード化の例を示す図である。

【図5b】

図5bは、図5aのメモリセルの、線B-Bに沿って取った断面図である。

[図 6 a]

図6aは、図4aの態様のメモリセルの多値コード化の例を示す図である。

[図6b]

図6bは、図6aのメモリセルの、線B-Bに沿って取った断面図である。

【図7】

図7において、図7aは、本発明による第一の読出し専用メモリ装置の断面図である。

【図8】

本発明による第二の読出し専用メモリ装置の断面図である。

[図1]




Fig. 1

[図2]





Fig.2

【図3a】



[図3b]




Fig.3b

[図3c]




Fig.3c

【図 4 a】




Fig.4a

[図4b]




Fig.4b

[図4c]




Fig.4c

[図5a]




Fig.5a

[図5b]




Fig.5b

[図6a]




Fig.6a

【図 6 b】




Fig.6b

[図7]





Fig.7

[図8]



【手続補正書】特許協力条約第34条補正の翻訳文提出書

【提出日】平成12年3月1日(2000.3.1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 読 出 し 専 用 メ モ リ の 製 造 過 程 の 一 部 分 を 占 め る 書 込 み 操 作 で 、メモリに永久的に書込み又は記憶されるデーターを定める決定されたプロトコ ル に 従 っ て 、 一 つ 又 は 二 つ 以 上 の 論 理 状 態 を 夫 々 永 久 的 に 割 り 当 て ら れ た 複 数 の メモリセル(5)、及びアドレスするための電気伝導体(2、4)の受動マトリ ックスを有する電気的にアドレス可能な不揮発性読出し専用メモリで、前記受動 電 気 伝 導 体 マ ト リ ッ ク ス が 、 そ れ ぞ れ 相 互 に 離 れ て 配 置 さ れ た 平 行 な 平 面 内 に あ る第一及び第二の電極構造体を有し、各平面内に平行な電極(2、4)が存在し 、前記電極が実質的に直交x、yマトリックスを形成しており、前記第一電極構 造 体 の 電 極 が 、 マ ト リ ッ ク ス の 桁 、 即 ち x 電 極 を 構 成 し 、 第 二 電 極 構 造 体 の 電 極 (4) が、マトリックスの行、即ち、y電極を構成し、x電極(2) とy電極(4) との共通部分の間の体積の少なくとも一部分が読出し専用メモリのメモリセ ル (5) を 定 め 、 前 記 メ モ リ セ ル (5) 中 の х 電 極 (2) と у 電 極 (4) と の 相 互に重なった部分が、夫々メモリセル (5) の接触領域 (11) を定め、選択さ れた電気伝導性電極材料及び電気絶縁材料(6)に関して整流性を有する少なく と も 一 つ の 半 導 体 材 料 が 前 記 電 極 構 造 体 の 間 に 与 え ら れ て お り 、 メ モ リ セ ル 中 の 電 極 (2 、 4) と 電 気 的 に 接 触 す る 半 導 体 材 料 (9) が 半 導 体 材 料 と 電 極 材 料 と の 間 の 界 面 に ダ イ オ ー ド 接 合 を 形 成 し て い る 不 揮 発 性 読 出 し 専 用 メ モ リ に お い て 、前記読出し専用メモリ中のメモリセル(5)の第一論理状態がメモリセル中の 全 接 触 領 域 (1 1) を 覆 う 半 導 体 材 料 (9) の 活 性 部 分 に よ っ て 形 成 さ れ 、 前 記 ダ イ オ ー ド 接 合 が 前 記 メ モ リ セ ル の 全 接 触 領 域 を 占 め 、 前 記 読 出 し 専 用 メ モ リ 中 の選択されたメモリセル(5)の第二論理状態が、絶縁材料(6)によって覆わ れ た メ モ リ セ ル 中 の 少 な く と も 一 つ の 電 極 構 造 体 に よ っ て 形 成 さ れ 、 各 場 合 の 論

理状態が、メモリセル(5)のインピーダンス値によって与えられ、前記インピーダンス値が次の因子、半導体材料のインピーダンス特性、絶縁材料のインピーダンス特性、及びダイオード接合のインピーダンス特性、の一つ以上により実質的に与えられている、読出し専用メモリにおいて、前記読出し専用メモリ中のメモリセル(5)中の一つ以上の付加的論理状態が、接触領域(1 1)の一部分だけを覆う半導体材料(9)の活性部分によって形成されており、且つ(又は)ダイオード接合が接触領域(1 1)の一部分だけを占め、メモリセルに記憶されたデーターが2進又は多値コードの論理状態により表され、前記一つ以上の付加的論理状態が、半導体材料の活性領域の広さ及び(又は)ダイオード接合を形成する接触領域の部分の広さによって決定されたインピーダンス値によって与えられていることを特徴とする読出し専用メモリ。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項9

【補正方法】変更

【補正内容】

【請求項9】 絶縁層(6)が、電極構造体の一方だけを覆い、半導体材料(9)が、電極構造体の間及び絶縁層(6)の上に全体的層として与えられており、更に、絶縁層(6)が除かれた部分中の電極構造体と接触している、請求項8に記載の読出し専用メモリ。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 1

【補正方法】変更

【補正内容】

[0001]

本発明は、読出し専用メモリの製造過程の一部分を占める書込み操作で、メモリに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに 従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられている複数の

メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電 気的にアドレス可能な不揮発性読出し専用メモリを具えた電気的にアドレス可能 な不揮発性読出し専用メモリにおいて、前記受動電気伝導体マトリックスが、相 互に離れて配置された平行な平面内にある第一及び第二の電極構造体を有し、各 平面内に平行な電極が存在し、前記電極が実質的に直交x、yマトリックスを形 成しており、前記第一電極構造体の電極が、マトリックスの桁、即ちx電極を構 成し、第二電極構造体の電極が、マトリックスの行、即ち、y電極を構成し、x 電極とy電極との共通部分の間の体積の少なくとも一部分が読出し専用メモリの メモリセルを定め、メモリセル中の x 電極と y 電極の相互に重なった部分が、夫 々 メ モ リ セ ル の 接 触 領 域 を 定 め 、 前 記 電 極 構 造 体 の 間 に 、 選 択 さ れ た 電 気 伝 導 性 電極材料及び電気絶縁性材料に関し、整流性を有する少なくとも一つの半導体材 料が与えられており、前記メモリセル中の電極と電気接触した半導体材料が、半 導体材料と電極材料との間の界面にダイオード接合を形成しており、前記読出し 専 用 メ モ リ 中 の メ モ リ セ ル の 第 一 論 理 状 態 が メ モ リ セ ル 中 の 全 接 触 領 域 を 覆 う 半 導体材料の活性部分によって形成され、前記ダイオード接合が前記メモリセルの 全接触領域を占め、前記読出し専用メモリ中の選択されたメモリセルの第二論理 状態が、絶縁材料によって覆われたメモリセル中の少なくとも一つの電極構造体 によって形成され、各場合の論理状態が、メモリセルのインピーダンス値によっ て 与 え ら れ 、 前 記 イ ン ピ ー ダ ン ス 値 が 次 の 因 子 、 半 導 体 材 料 の イ ン ピ ー ダ ン ス 特 性、絶縁材料のインピーダンス特性、及びダイオード接合のインピーダンス特性 の一つ以上により実質的に与えられている、読出し専用メモリに関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 2

【補正方法】変更

【補正内容】

[0012]

これら及び他の目的及び利点は、本発明により、読出し専用メモリ中のメモリセルの一つ以上の付加的論理状態が、接触領域の一部分だけを覆う半導体材料の

活性部分により形成され、且つ (又は) ダイオード接合が、メモリに記憶されるデーターが多値コードの論理状態により表すことができるように接触領域の一部分だけを占め、前記一つ以上の論理状態が、半導体材料の活性部分の広がり及び(又は) ダイオード接合を形成する接触領域の部分の広がりによって決定されるインピーダンスにより与えられることを特徴とする読出し専用メモリにより達成される。

【国際調査報告】

INTERNATIONAL SEARCH REPORT International application No. PCT/NO 98/00263 A. CLASSIFICATION OF SUBJECT MATTER IPC6: G11C 11/56, G11C 17/10, HOLL 27/102 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation marched (classification system followed by classification symbols) IPC6: G11C, H01L Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched SE, DK, FI, NO classes as above Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EDOC, WPIL, JAPIO, INSPEC C. DOCUMENTS CONSIDERED TO BE RELEVANT Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. US 5272370 A (IAN D. FRENCH), 21 December 1993 1 - 18A (21.12.93), see whole document WO 9641381 A1 (MICRON TECHNOLOGY, INC.), A 1-19 19 December 1996 (19.12.96), see whole document US 5464989 A (SHINICHI MORI ET AL), Á 1-19 7 November 1995 (07.11.95), see whole document P,A US 5811337 A (JEMMY WEN), 22 Sept 1998 (22.09.98), 1-18 see whole document Y Further documents are listed in the continuation of Box C. X See patent family annex. later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance document of particular relevance the claimed investion cannot be considered novel or cannot be considered to involve an inventive step when the document in taken alone "E" erlier document but published on or after the international filing date document which may throw doubts on priority claim(s) or which is uted to establish the publication date of another citation or other special rosson (as specialed) document of particular relevance, the claimed invention cannot be considered to inverte an inventive step when the document is combined with one or more other such documents, such combination document referring to an oral disclosure, use, exhibition or other heing obvious to a person skilled in the art document published prior to the international filing date but later than the priority date dained "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the International search report 0 2 -03- 1998 26 February 1999 Name and mailing address of the ISA/ Authorized officer **Swedish Patent Office** Box 5055, S-102 42 STOCKHOLM Bo Gustavsson Facsimile No. +46 8 666 02 86 Telephone No. +46 8 782 25 00 Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

International application No. PCT/NO 98/00263

lategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
A	US 5170227 A (MASAHIDE KANEKO ET AL), 8 December 1992 (08.12.92), see whole document	1-18
A	US 5375085 A (BRUCE E. GNADE ET AL), 20 December 1994 (20.12.94), abstract	20
:	 	
*		
9		
-		
	*· *	
. **	* · · · · · · · · · · · · · · · · · · ·	
. !		

	Informa	ation on	patent family members		02/02/99	PCT/NO	98/00263
	itent document in search repor	t	Publication date	-	Patent family member(s)		Publication date
us	5272370	A	21/12/93	EP JP	0520561 5206396		30/12/92 13/08/93
WO	9641381	A1	19/12/96	AU EP JP US US	6048896 0835527 10511814 5831276 5841150	A T : A	30/12/96 15/04/98 10/11/98 03/11/98 24/11/98
US	5464989	A	07/11/95	US DE JP JP KR	5580809 4205044 2791522 5082757 9610736	A,C B A	03/12/96 20/08/92 27/08/98 02/04/93 07/08/96
us	5811337	A	22/09/98	US	5834819	A	10/11/98
us	5170227	Α	08/12/92	DE JP JP	4008883 2246266 2508247	A	27/09/90 02/10/90 19/06/96
US	5375085	Α	20/12/94	JP US	6204424 5487031		22/07/94 23/01/96

Form PCT/ISA/210 (patent family annex) (July 1992)

フロントページの続き

EP(AT, BE, CH, CY, (81)指定国 DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA(BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP(GH, GM, K E, LS, MW, SD, SZ, UG, ZW), EA(AM , AZ, BY, KG, KZ, MD, RU, TJ, TM) , AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, D K, EE, ES, FI, GB, GE, GH, GM, HR , HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, L V, MD, MG, MK, MN, MW, MX, NO, NZ , PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, U S, UZ, VN, YU, ZW (72)発明者 レイスタド、ゲイル、アイ ノルウェー国 サンドビカ、ヨングススツ

ッベン 19

Fターム(参考) 5B003 AA01 AC01 AC02 5F083 CR04 FZ07 JA33 ZA21

【要約の続き】

り基板(1)と接続することによりボリューム型として も実現することができる。